用于APFC的低功耗MOSFET驱动电路设计

doi:10.3969/j.issn.1001-2400.2011.01.009

J4 ›› 2011, Vol. 38 ›› Issue (1): 54-58+65.doi: 10.3969/j.issn.1001-2400.2011.01.009

用于APFC的低功耗MOSFET驱动电路设计

史凌峰^1,2;王庆斌^1,2;许文丹^1,2;苗紫晖³

(1. 西安电子科技大学超高速电路设计与电磁兼容教育部重点实验室，陕西西安 710071；
2. 西安电子科技大学电路设计研究所，陕西西安 710071；
3. 上海卫星工程研究所，上海 200240)

收稿日期:2010-03-24 出版日期:2011-02-20 发布日期:2011-04-08
通讯作者: 史凌峰
作者简介:史凌峰(1970-)，男，博士，副教授，E-mail: lfshi@mail.xidian.edu.cn．
基金资助:
国家自然科学基金资助项目(60876023);超高速电路设计与电磁兼容教育部重点实验室资助项目

Design of the low-power MOSFET driver circuit for APFC

SHI Lingfeng^1,2;WANG Qingbin^1,2;XU Wendan^1,2;MIAO Zihui³

(1. Ministry of Education Key Lab. of High-Speed Circuit Design and EMC, Xidian Univ., Xi'an 710071， China;
2. Research Inst. of Circuit Design, Xidian Univ., Xi'an 710071， China;
3. Shanghai Institute of Satellite Engineering, Shanghai 200240， China)

Received:2010-03-24 Online:2011-02-20 Published:2011-04-08
Contact: SHI Lingfeng

摘要/Abstract

摘要：

设计了一款用于驱动有源功率因数校正外部功率MOSFET的驱动电路．该电路包括电平移位和图腾柱输出级两个部分．电平移位采用电流镜结构，通过控制偏置电流降低电路功耗．图腾柱输出级通过加入死区时间降低功耗，并将高压P管的栅电压箝位在6V和11V之间，不仅能够降低功耗，也节省了版图面积．基于0.4μm BCD工艺，采用HSPICE仿真结果表明，在V_DD为14V，开关频率为75kHz时，整体电路的功耗约为7.34mW，并节约了15%的版图面积．

关键词: 有源功率因数校正, 低功耗, 电平移位, 功率MOSFET

Abstract:

AA drive circuit for driving an external power MOSFET is designed for active power factor correction (APFC), which consists of a level-shift circuit and a single totem-pole output stage. The level-shift circuit adopts the current mirror structure so that it can reduce the power dissipation by adjusting the bias current. The dead time in the single totem-pole output stage can also decrease the power dissipation. Clamping the control signal V_GS for the high voltage PMOS between 6V and 11V not only makes low consumption but also saves the layout area. Based on the 0.4μm BCD process, simulation results show that the better circuit power is 7.34mW and that the layout area can be saved by 15% when V_DD is 14V and switch frequency is 75kHz.

Key words: active power factor correction, low-power, level-shift, power MOSFET

史凌峰;王庆斌;许文丹;苗紫晖. 用于APFC的低功耗MOSFET驱动电路设计[J]. J4, 2011, 38(1): 54-58+65.

SHI Lingfeng;WANG Qingbin;XU Wendan;MIAO Zihui. Design of the low-power MOSFET driver circuit for APFC[J]. J4, 2011, 38(1): 54-58+65.

[1]	陈迪平, 应韬, 董刚. 一种适用于移动芯片的低功耗低温漂LDO电路[J]. 西安电子科技大学学报, 2018, 45(6): 57-62.
[2]	陈珍海, 魏敬和, 于宗光, 苏小波, 薛颜, 张鸿. 高精度电荷域ADC共模电荷误差前台校准电路[J]. 西安电子科技大学学报, 2018, 45(6): 137-143+149.
[3]	蔡江铮;黑勇;袁甲;陈黎明. 近阈值非预充静态随机存储器[J]. 西安电子科技大学学报, 2018, 45(1): 106-111.
[4]	李娅妮;孙亚东;王旭. 一种低失调高PSRR的带隙基准电路[J]. 西安电子科技大学学报, 2017, 44(5): 92-96.
[5]	孟凡振;刘宏;汪明亮;林水样;田彤. 用于物联网的带滤波CMOS低功耗欠采样器设计[J]. 西安电子科技大学学报, 2017, 44(3): 108-113.
[6]	孟凡振;刘宏;汪明亮;林水样;田彤. 用于物联网通信的低功耗唤醒接收机设计[J]. 西安电子科技大学学报, 2017, 44(2): 95-100.
[7]	唐伟童;汪鹏君;王谦. 一种CNFET的多位三值比较器设计[J]. J4, 2016, 43(1): 139-143+156.
[8]	张艺蒙;张玉明;张义门. 传感器网络应用的低功耗实时计数器[J]. J4, 2015, 42(6): 66-69+112.
[9]	杜世民;夏银水;储著飞;杨润萍. 电压岛驱动的多级布图规划优化算法[J]. J4, 2015, 42(6): 184-190.
[10]	臧明相;王勐;周文宏;陈会仓. 改进混合蛙跳优化的片上网络低功耗映射算法[J]. J4, 2015, 42(1): 118-123.
[11]	臧明相;王婷;周文宏. 类电磁优化的片上网络低功耗映射算法[J]. J4, 2014, 41(4): 82-86+93.
[12]	张丽;庄奕琪;赵巍胜;汤华莲. 一种适用于自旋磁随机存储器的低压写入电路[J]. J4, 2014, 41(3): 131-137.
[13]	刘毅;陈博;杨银堂;刘刚. 一种高速低功耗的NoC时钟网络设计[J]. J4, 2013, 40(3): 115-120.
[14]	杜永乾;庄奕琪;李小明;景鑫;戴力. 一种新型无源UHF RFID带隙基准电路[J]. J4, 2013, 40(2): 148-152+200.
[15]	袁博;汪斌强;王志明. 并行多流水绿色路由查找架构和算法[J]. J4, 2012, 39(2): 145-152+167.

用于APFC的低功耗MOSFET驱动电路设计

Design of the low-power MOSFET driver circuit for APFC

PDF (PC)

赞

可视化

被引次数

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

Metrics

本文评价

推荐阅读 0