图像混合插值缩放IP核的VLSI设计

doi:10.3969/j.issn.1001-2400.2010.01.028

J4 ›› 2010, Vol. 37 ›› Issue (1): 158-162.doi: 10.3969/j.issn.1001-2400.2010.01.028

图像混合插值缩放IP核的VLSI设计

葛晨阳;郑南宁;任鹏举

(西安交通大学人工智能与机器人研究所，陕西西安 710049)

收稿日期:2008-10-08 出版日期:2010-02-20 发布日期:2010-03-29
通讯作者: 葛晨阳
作者简介:葛晨阳(1977-)，男，西安交通大学博士研究生，E-mail: cyge@mail.xjtu.edu.cn．
基金资助:
国家高技术研究发展计划(863)资助项目(2009AA01Z307)

VLSI design of the image scaling IP core with the mixed interpolation algorithm

GE Chen-yang;ZHENG Nan-ning;REN Peng-ju

(Inst. of Artificial Intelligence and Robotics, Xi'an Jiaotong Univ., Xi'an 710049， China)

Received:2008-10-08 Online:2010-02-20 Published:2010-03-29
Contact: GE Chen-yang

摘要/Abstract

摘要：

为解决不同的输入视频源在固定分辨率的平板显示器件上无损显示问题，提出一种基于双线性和双三次混合插值的图像缩放算法及其硬件实现方法．基于混合插值算法，完成图像缩放IP核的VLSI设计．该IP核支持多种格式的输入源，无需外部存储器实现高精度的缩放功能，并作为嵌入式IP核在数字视频处理芯片DTV100B中进行功能验证正确．混合插值方法在保持图像细节和清晰度方面优于双线性插值，而在内部存储资源开支上不到双三次插值的1/2．

关键词: 图像缩放, 双线性, 双三次, IP核, 超大规模集成电路

Abstract:

In order to solve the problem of various input video sources displaying in flat panel display devices which have the fixed resolution without any distortion, an algorithm for image scaling based on mixed interpolation by bilinear and bicubic is proposed, and its corresponding hardware implementation is also presented. The image scaling IP core is designed by VLSI based on the mixed interpolation. The input video sources with various formats are supported by it, and the high-precision scaling function without external storage is implemented. As an embedded IP core, the image scaling core is verified to be correct in function in the digital video processing chip DTV100B. The mixed interpolation method is superior in image detail and definition preserving to bilinear interpolation, and its expense of internal memory resources is less than half that of bicubic interpolation.

Key words: image scaling, bilinear, bicubic, IP core, VLSI

葛晨阳;郑南宁;任鹏举. 图像混合插值缩放IP核的VLSI设计[J]. J4, 2010, 37(1): 158-162.

GE Chen-yang;ZHENG Nan-ning;REN Peng-ju. VLSI design of the image scaling IP core with the mixed interpolation algorithm[J]. J4, 2010, 37(1): 158-162.

参考文献

［1］Lee Honam, Lee Bonggeun, Lee Youngho, et al. Optimized VLSI Design for Enhanced Image Downscaler ［C］//IEEE AP-ASIC. Cheju: IEEE, 2000: 139-142.
［2］葛晨阳, 徐维朴, 孙飞. IP复用技术的研究［J］. 微电子学, 2002, 32(4): 257-260.
Ge Chenyang, Xu Weipu, Sun Fei. A Study on IP Reuse Technology ［J］. Microelectronics, 2002, 32(4): 257-260.
［3］陈泽志, 吴成柯, 刘勇. 双三次B-样条平滑滤波算子的研究［J］. 西安电子科技大学学报, 2002, 29(2): 200-204.
Chen Zezhi, Wu Chengke, Liu Yong. Research on the Bicubic B-spline Smoothing Filter Operator ［J］. Journal of Xi Dian University, 2002, 29(2): 200-204.
［4］尹擎. 数字视频图像缩放IP核的设计与验证［D］. 西安: 西安交通大学, 2006.
Yin Qin. Design and Verification of Digital Video Scaling IP Core ［D］. Xi'an: Xi'an Jiaotong University, 2006.
［5］Genesis Microchip Corporation. Gm5010/5010-H Data Sheet ［CP/DK］. California: Genesis Microchip Corporation, 2002.
［6］Trumpion Microelectronics Corporation. ZUR AC2＆e Zoom Engine for TFT-LCD Monitor Data Sheet ［CP/DK］. Taibei: Trumpion Mmicroelectronics Corporation, 2002.
［7］Mstar Semiconductor Corporation. MST6M69L All-in-one LCD TV Controller Preliminary Data Sheet Version 0.1 ［CP/DK］. Taibei: Mstar Semiconductor Corporation, 2008.
［8］郑南宁, 尹擎, 李永, 等. 一种基于双三次插值的数字视频图像缩放的方法及其电路［P］. 中国: 200510096292.4, 2008-10-12.
Zheng Nanning, Yin Qin, Li Yong, et al. The Method and Circuit for Digital Video Scaling Based on Bicubic Interpolation［P］. China: 200510096292.4, 2008-10-12.
［9］西安交通大学SoC设计中心. 数字视频后处理芯片DTV100B数据手册［R］. 西安: 西安交通大学SoC设计中心, 2007.
SOC Design Center of Xi'an Jiaotong University. Digital Video Post-process Chip DTV100B Data Sheet ［R］. Xi'an.SOC Design Center of Xi'an Jiaotong University, 2007.
(2010, Vol.37, No.1, 158-162)

[1]	乔瑞秀,陈刚,龚国良,鲁华祥. 一种高性能可重构深度卷积神经网络加速器[J]. 西安电子科技大学学报, 2019, 46(3): 130-139.
[2]	陈超伟;梁煜;张为;包娜;刘艳艳. 应用于JPEG2000的高性能MQ编码器VLSI设计[J]. 西安电子科技大学学报, 2018, 45(3): 74-79+90.
[3]	高家明;梁煜;张为;刘艳艳. 一种新型低存储二维离散小波变换架构[J]. 西安电子科技大学学报, 2018, 45(2): 110-115.
[4]	贾琦;梁煜;张为. 一种无片外存储的高性能二维DWT架构[J]. 西安电子科技大学学报, 2017, 44(4): 138-143.
[5]	董明岩;雷杰;王柯俨;李云松. 高效低存储DWT的VLSI结构设计[J]. 西安电子科技大学学报, 2016, 43(2): 35-40.
[6]	解理;任艳丽. 隐藏访问结构的高效基于属性加密方案[J]. J4, 2015, 42(3): 97-102.
[7]	李晓峰;冯大政;胡树楷. 低功耗并行MIMO空间复用检测器的VLSI结构[J]. J4, 2013, 40(6): 25-31+84.
[8]	李晓峰;冯大政;胡树楷. 采用状态度量抽取和内插策略的低功耗Turbo译码器[J]. J4, 2012, 39(3): 58-62+71.
[9]	锁琰;徐小岩;张毓森;张涛;桂荆京;杨莉;乐康. 支持组件动态更新的远程证明[J]. J4, 2011, 38(4): 11-19.
[10]	明洋1;詹阳2;王育民2;庞辽军2. 一个改进的无证书签名方案 [J]. J4, 2008, 35(6): 1094-1099.
[11]	郭杰;吴成柯;王柯俨;马静;张磊. JPEG2000中优化逼近的整型小波变换 [J]. J4, 2008, 35(2): 210-215.
[12]	张静波1;戴显英2;张鹤鸣2;胡辉勇1;贾大中1. 一个面积优化的高速RS(255，239)译码器VLSI设计 [J]. J4, 2008, 35(1): 116-120.
[13]	杨晨;马文平;王新梅. 可动态加入的基于身份的群密钥分发方案 [J]. J4, 2007, 34(7): 14-17.
[14]	曹雪菲;曾兴雯;寇卫东;禹勇. 一种新的不安全信道上的匿名认证方案 [J]. J4, 2007, 34(6): 877-880.
[15]	张串绒1;2;肖国镇1. 利用身份和双线性对的多重签密方案 [J]. J4, 2007, 34(2): 270-273.

图像混合插值缩放IP核的VLSI设计

VLSI design of the image scaling IP core with the mixed interpolation algorithm

PDF (PC)

赞

可视化

被引次数

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

Metrics

本文评价

推荐阅读 0